Hochgeschwindigkeits-CMOS-Logik 8-Bit-Parallel-In/Seriell-Out-Schieberegister, CD74HC165M, Texas Instruments Der CD74HC165M ist ein 8-Bit-CMOS-Parallel-in/seriell-out-Schieberegister mit den komplementären seriellen Ausgängen (Q7 und Q7\), die ab der letzten Stufe verfügbar sind. Wenn der Parallellast-Eingang (PL\) niedrig ist, werden die parallelen Daten von den Eingängen D0 bis D7 asynchron in das Register geladen. Wenn der PL\-Eingang hoch ist, treten die Daten seriell am DS-Eingang in das Register ein und verschieben sich bei jedem positiv verlaufenden Taktübergang um eine Stelle nach rechts (Q0 → Q1 → Q2 usw.). Diese Eigenschaft ermöglicht die Erweiterung des Parallel-Seriell-Wandlers, indem der Q7-Ausgang auf den DS-Eingang des nachfolgenden Bausteins getippt wird. Für einen vorhersehbaren Betrieb sollte der Niedrig-zu-Hoch-Übergang von CE\ nur stattfinden, während CP hoch ist. Außerdem sollten CP und CE\ vor dem Übergang von niedrig nach hoch von PL niedrig sein, um eine Verschiebung der Daten zu verhi